| Sayısal Mantık Finali ve Yanıtları (University of Toledo) |
13.02.1998 | 84 KB |
| Lojik Devreler Ders Notları (YTÜ, Ertuğrul Eriş, 2001) |
30.10.2002 | 1.4 MB |
| 24 Sütun Kayan Yazı Projesi (ANTRAK, Ali Yetiş) |
07.11.2003 | 327 KB |
| BİL275 Sayısal Mantık Tasarımı Final Sınavı (Başkent Üniversitesi Bilgisayar Mühendisliği, Ocak 2004) |
28.01.2004 | 427 KB |
| "Sayısal Tasarım" Ders Notu Bölüm 6–11 (Birleşik Devreler, Multivibratörler, Flip-Floplar, Sayıcılar, Kaydediciler, DAC/ADC) |
16.03.2004 | 3.4 MB |
| Yarıyıl Sonu Sınavı Yanıtları (11 Ocak 2005) |
11.01.2005 | 473 KB |
| Lojik Devreler İçin On Deney (Kaynağı Belirtilmemiş Föy) |
04.02.2005 | 592 KB |
| Başka Kurumların Lojik Devre Deney Kitapçıkları (İTÜ, SDÜ, kumanda.org, MEGEP) |
08.11.2005 | 2.8 MB |
| BME-231 Sayısal Mantık Tasarım 1. Ara Sınavı Cevap Anahtarı (14 Kasım 2005) |
14.11.2005 | 627 KB |
| "Sayısal Tasarım" Sunuları Bölüm 1–4 (Metin Artıklar, 2006) |
03.04.2006 | 2.5 MB |
| Quiz 1 Cevap Anahtarı (2006) |
11.10.2006 | 432 KB |
| Quiz 2 Cevap Anahtarı (2006) |
20.10.2006 | 775 KB |
| Quiz 3 Cevap Anahtarı (2006) |
20.10.2006 | 288 KB |
| VHDL Tutorial (UTEP, EE3109, 2006) |
27.10.2006 | 1.2 MB |
| Karno Haritası ve Lojik Aileleri (Arşivlenmiş Web Notları) |
07.11.2006 | 101 KB |
| Toplayıcı ve Gösterge İçin Ek Verilog Kaynakları |
13.11.2006 | 6 KB |
| Ara Sınav Cevapları (20 Kasım 2006) |
20.11.2006 | 1.0 MB |
| BME 231 Digital Design Ders Sunuları (Mehmet Yüksekkaya, 2006) |
20.11.2006 | 14.1 MB |
| BME 231 Digital Design Quiz Çözümleri, Deney Föyleri ve Bir Proje Raporu (2006) |
20.11.2006 | 1.3 MB |
| Ödev 2 (Çoklayıcı ve Kod Çözücü, 2006) |
08.12.2006 | 260 KB |
| Kasım ve Aralık 2006 Quiz Çözümleri (2'ye Tümleyen Aritmetiği, Kanonik Biçimler, MUX, Üç Durumlu Kapılar, Kod Çözücü) |
15.12.2006 | 32 KB |
| Ders Duyuruları, Proje Yönergesi ve PROM–PAL–PLA Örnekleri (Başkent, Mehmet Yüksekkaya) |
20.12.2006 | 6 KB |
| Binari Sayı Sistemleri ve Mantık Devreleri (DAÜ Web Notu) |
25.12.2006 | 1.3 MB |
| Yedi Parçalı Gösterge ve Breadboard (Web Arşivi) |
25.12.2006 | 6 KB |
| 2006 Güz Laboratuvar Raporları (Xilinx, Deney 2–10) |
27.12.2006 | 2.0 MB |
| Final Sınavı ve Cevapları (18 Ocak 2007) |
18.01.2007 | 313 KB |
| Final Sınavı ve Çözümleri (TOBB ETÜ BİL264 Mantıksal Devre Tasarımı) |
06.08.2007 | 110 KB |
| Trafik Işığı Devre Şemaları (CMOS Entegreli ve PIC16F84'lü, elektrotekno.com) |
01.12.2007 | 222 KB |
| 2006–2007 Laboratuvar Raporları ve Verilog Kodları (Deney 4–9, Yedi Parçalı Gösterge Sürücüsü) |
13.12.2007 | 1.8 MB |
| Kapılardan Sayıcılara Xilinx Şematik Kaynakları |
13.01.2008 | 45 KB |
| Lojik Devreler II Sunuları – Ardışıl Devreler, Bellek Elemanları, Analiz ve Sentez (Ertuğrul Eriş, 2009) |
08.10.2009 | 10.8 MB |
| Ardışıl Devre Analizi ve 010 Dizi Detektörü Deneyleri (İKÜ Logic Circuits II Lab, 2009) |
01.11.2009 | 170 KB |
| Hata Düzeltme Teknikleri – Eşlik, CRC, ARQ ve Hamming Kodu (Trakya Üniversitesi Proje Ödevi, 2009) |
31.12.2009 | 7.7 MB |
| "Sayısal Tasarım" Final Sınavları (1. ve 2. Öğretim, 10 Ocak 2011) |
10.01.2011 | 108 KB |
| Ders Tanıtım Formu (2011) |
11.10.2011 | 72 KB |
| Laboratuvar Programlarının Kurulumu ve Lab Cihazlarının Tanıtımı (2010–2011) |
16.10.2011 | 1.8 MB |
| Verilog'a Giriş ve Xilinx ISE ile Proje Hazırlama (Laboratuvar Notları, 2011) |
19.10.2011 | 1.2 MB |
| Laboratuvar Föyleri 2005 ve 2011 (Flip-Floplar, Xilinx ISE, Donanım Deneyi) |
23.11.2011 | 833 KB |
| Laboratuvar Bilgilendirme Formu (2012) |
28.09.2012 | 110 KB |
| BCD Kodları, Gray Kodu ve Boole Cebri Teoremleri |
05.10.2012 | 318 KB |
| Mantık Kapıları ve Tümdevreler (Sunu 1) |
17.10.2012 | 241 KB |
| Laboratuvar Deney Föyleri (Xilinx ve FPGA, 2012) |
31.10.2012 | 601 KB |
| Uygulama Sunusu – BCD Toplayıcı, İkili Çarpıcı, Üç Durumlu Kapılar ve BCD-7 Segment Kod Çözücü (2012) |
21.11.2012 | 609 KB |
| D Flip-Floplu Sonlu Durum Makinesi Quizi ve Cevap Anahtarı (Aralık 2012) |
21.12.2012 | – |
| Dönem Projesi Konuları (2006–2007 ve 2012) |
21.12.2012 | 1.7 MB |
| Final Öncesi Örnek Sorular ve Cevapları (2012) |
26.12.2012 | 491 KB |
| D Flip-Floplu 3 Bitlik Gray Kod Sayacı (2012 Dönem Projesi) |
28.12.2012 | – |
| D Mandalı, JK Flip-Flop, Durum Tablosu ve Zamanlayıcı Çalışması |
28.12.2012 | – |
| El Yazısı Final Soruları Çözümleri (Gray Kodu, Hamming, MUX, Mealy Makinesi, Durum İndirgeme, PLA, T Flip-Floplu Sayaç) |
07.10.2015 | 896 KB |
| Sonlu Durum Makineleri ve VHDL ile Kodlanması (Tel Aviv Üniversitesi Ders Sunusu) |
07.10.2015 | 1.2 MB |
| Boole İşlevlerinin Sadeleştirilmesinde Karnaugh Haritası Tekniği (Orhan Tuncoz) |
07.10.2015 | 440 KB |
| Sayıcı, Gösterge ve Lojik Proje Kaynakları (Elektrotekno PCB Eki) |
11.01.2016 | 80 KB |